《自然》杂志：摩尔定律这次真的到头了！

xuyiwx · 发表于 2016-2-19 09:04

50年前，戈登·摩尔对芯片行业的发展发出预言：当价格不变时，硅芯片的性能每隔18-24个月便会提升一倍。
但就在上周，全球最知名的学术刊物《自然》杂志上一篇文章写道，下个月即将出版的国际半导体技术路线图，不再以摩尔定律为目标了。芯片行业50年的神话终于被打破了。

1965年，Intel联合创始人戈登·摩尔提出了他著名的理论：半导体芯片上可集成的元器件的数目每12个月便会增加一倍。也就是说，同样规格的芯片的成本，每12个月便会降低一半。1965年每个芯片可以容纳50个晶体管，摩尔预测到了1970年，每个芯片将能够容纳1000个元器件，每个晶体管的价格会降低90%。
经过简化，这个发现被归纳成了“摩尔定律”：每个芯片上晶体管的数目每12个月将会增加一倍。

戈登·摩尔的发现不基于任何特定的科学或工程理论，只是真实情况的影射总结。硅芯片行业注意到了这个定律，没有简单把它当作一个描述的、预言性质的观察，而是作为一个说明性的，重要的规则，整个行业努力的目标。
实现这个目标并非只靠运气。硅芯片的制造是一个复杂的过程，用到了来自许多不同公司的机械、软件以及原材料。为了保证所有的下游公司都能保持一致，并维持与摩尔定律兼容的时间表，半导体行业发布了满足摩尔定律的预期技术及转型路线图。
半导体行业协会（SIA）是一个位于北美的组织，成员包括Intel、AMD、台积电、GlobalFoundries、IBM等公司，他们从1992年就开始制定路线图，1998年SIA与全球其他类似的组织都联合了起来，一起制作国际半导体技术路线图（ITRS）。最新一版路线图发布于2013年。
关于摩尔定律最初计算存在的问题早在1975年就出现过。根据可获取的经验数据，戈登·摩尔将定律中的翻倍时间修改为24个月。就这样，在后来的30年时间里，简单的几何比例缩小（使芯片上所有元器件越来越小）就保证了稳速的收缩，验证了摩尔的预测。
到了2000年，显然几何比例到头了，但是各种技术手段的发明使得该行业的发展跟上了摩尔定律的步伐。在90纳米时，应变硅发明了；45纳米时，增加每个晶体管电容的分层堆积在硅上的新材料发明了；22纳米时，三栅极晶体管的出现保证了缩小的步伐。
虽然有了这些新技术，行业依然触到了天花板。将光刻过程用于芯片，把芯片形式转换成硅片一直受到相当大的压力：目前，波长193纳米的光波被用来制造14纳米的芯片。其他波长的光波不是不可实现，只是徒增了制造过程的复杂性和成本。期待了很久的极短紫外线（extremeUV），波长13.5纳米，可以解决这个约束，但技术工程师已经证明EUV的批量生产尚有困难。
即使有了EUV，也很难确定又能改变多少：在2纳米下，晶体管只有10个原子宽，在这么小的范围不可能正常操作。
即使这些问题都解决了，能源的使用和散热问题又凸显出来了：由于晶体管更轻薄了，散热变得更加困难。
像应变硅和三栅极晶体管等新技术，从研发到投入生产花了十多年，而EUV经历了这么长时间还是纸上谈兵。
除此之外还有一个与摩尔定律相对的洛克定律（Rock's law），强调了生产中的成本因素。通过观察可知，芯片制造厂商的成本每4年便会增加一倍。技术的进步以不断为片上晶体管数量的增加铺平道路，但是芯片生产设施的建造会十分昂贵，而更小、更便宜的处理器的使用还在不断增加。
最近，这些因素对芯片公司的影响越来越严重。Intel原计划2016年推出14纳米Skylakes的缩小版——10纳米Cannonlake处理器。但在去年7月，他们跳票了，将计划更改为仍然采用14nm处理器的Kaby Lake。Cannonlake和10nm仍在计划内，但估计要等到2017年下半年。
目前的问题是晶体管的数量边际效用开始递减：多出来的晶体管利用率变低了。在20世纪80、90年代，晶体管增多产生的价值是显而易见的：奔腾系列的速度远远超过了486，奔腾II又比奔腾更快，等等。处理器的升级使当前工作负载获得实质性的加速，包括处理器组合方式的进步（从简单顺序处理变为复杂超标量体系结构无序处理）和响应速度的提升。
从2000年开始这些简单的改善就停滞不前了。受热量、响应速度的限制，每个处理器内核的性能只有微少增加。我们所看到的都是一个芯片内具有多个处理器内核。这增加了处理器整体的理论性能，但实际上很难应用于软件的改善。
这些困难意味着以摩尔定律为驱动的路线图走到了尽头。2014年，ITRS宣布其下一版路线图将不再受制于摩尔定律。
《Nature》中写道，下个月即将出版的ITRS路线图，将采取全新的方法。
新的路线图不再是专注于芯片中使用的技术，而是将采取一种叫做“新摩尔”的方法。
智能手机和物联网的发展意味着不同的传感器和低功耗处理器对芯片公司来说更加重要。这些设备使用的高度集成芯片意味着它需要的处理器不仅是逻辑和缓存，也包括内存、功率调节、GPS模拟组件、电池以及Wi-Fi无线通信，甚至还有陀螺仪和加速表等微机电组件。
这些不同种类的组件通常采用不同的制造工艺来处理不同的需求，而新的路线图将规划出如何将这些都综合起来。集成不同的生产流程，处理不同的材料，都需要新的流程和支撑技术。对于芯片制造商来说，为这些新市场生产芯片、解决相关问题，显然比盲目地忙于增加晶体管数量强多了。
除了目前使用的硅CMOS工艺，新的技术也会受到瞩目。Intel已经宣布将在7纳米放弃硅。锑化铟(InSb)和铟砷化镓(InGaAs)技术都已经证实了可行性，并且两者都比硅转换速度高、耗能少。碳，包括纳米管和石墨烯目前都处在实验室阶段，可能性能会更好。
当然，新的路线图并没有完全放弃原本的几何缩减方式。除了三栅极晶体管，也许到2020年左右，会出现采用栅完全包围的晶体管和纳米线。到21世纪20年代中期可能会有整体三维芯片，一块硅上多层组件就构成了一个单芯片。
至于未来，大规模扩展也不会完全离开。替代材料的使用，不同的量子效应，甚至更多的外来技术，例如超导，都可能提供一种简单的扩展方式又可以用上几十年，当然也可能是比过去十五年更复杂的扩展方式。如果出现了足够的突破，我们对处理器的需求都有可能发生改变——不再要求更快、更小或更低能耗。
但就目前来说，摩尔定律的打破已经成为新的常态。那个以摩尔定律为向导，遵循规则亦步亦趋的时代，到头了。